基于Quartus Prime的数字系统Verilog HDL设计实例详解

价　　格：¥25.80

作　　者：周润景，李志，张玉光编著

ISBN：978-7-121-34898-3

出版社：电子工业出版社

出版日期：2018.09

文件格式：pdf或epub或扫描版

立即购买

温馨提示：电子书为虚拟商品，一经发货概不退换，请谨慎购买。3小时内发货(节假日除外)，发货时效不超过24小时，急单慎拍！

内容简介

书名：基于Quartus Prime的数字系统Verilog HDL设计实例详解
作者：周润景，李志，张玉光编著
ISBN：978-7-121-34898-3
出版社：电子工业出版社
出版日期：2018.09
本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法，软件开发平台为Altera公司的QuartusPrime16.1FPGA/CPLD设计软件。本书由浅入深地介绍了利用QuartusPrime进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富，既有简单的数字逻辑电路实例，也有复杂的数字系统设计实例。

上一本： Java并发编程之美

下一本： SMT核心工艺解析与案例分析